

INTERNATIONAL STANDARD

NORME INTERNATIONALE

Environmental and endurance testing – Test methods for surface-mount boards or area array type packages FBGA, BGA, FLGA, LGA, SON and QFN

Essais d'environnement et d'endurance – Méthodes d'essai pour les cartes à montage en surface de boîtiers de type matriciel FBGA, BGA, FLGA, LGA, SON et QFN

IEC 62137:2004

<https://standards.iteh.ai/standards/iec/8cd17b3a-0cd2-495c-bcc9-1ee1e7d13a8d/iec-62137-2004>



THIS PUBLICATION IS COPYRIGHT PROTECTED

Copyright © 2004 IEC, Geneva, Switzerland

All rights reserved. Unless otherwise specified, no part of this publication may be reproduced or utilized in any form or by any means, electronic or mechanical, including photocopying and microfilm, without permission in writing from either IEC or IEC's member National Committee in the country of the requester.

If you have any questions about IEC copyright or have an enquiry about obtaining additional rights to this publication, please contact the address below or your local IEC member National Committee for further information.

Droits de reproduction réservés. Sauf indication contraire, aucune partie de cette publication ne peut être reproduite ni utilisée sous quelque forme que ce soit et par aucun procédé, électronique ou mécanique, y compris la photocopie et les microfilms, sans l'accord écrit de la CEI ou du Comité national de la CEI du pays du demandeur.

Si vous avez des questions sur le copyright de la CEI ou si vous désirez obtenir des droits supplémentaires sur cette publication, utilisez les coordonnées ci-après ou contactez le Comité national de la CEI de votre pays de résidence.

IEC Central Office
3, rue de Varembe
CH-1211 Geneva 20
Switzerland
Email: inmail@iec.ch
Web: www.iec.ch

About the IEC

The International Electrotechnical Commission (IEC) is the leading global organization that prepares and publishes International Standards for all electrical, electronic and related technologies.

About IEC publications

The technical content of IEC publications is kept under constant review by the IEC. Please make sure that you have the latest edition, a corrigenda or an amendment might have been published.

- Catalogue of IEC publications: www.iec.ch/searchpub

The IEC on-line Catalogue enables you to search by a variety of criteria (reference number, text, technical committee,...). It also gives information on projects, withdrawn and replaced publications.

- IEC Just Published: www.iec.ch/online_news/justpub

Stay up to date on all new IEC publications. Just Published details twice a month all new publications released. Available on-line and also by email.

- Electropedia: www.electropedia.org

The world's leading online dictionary of electronic and electrical terms containing more than 20 000 terms and definitions in English and French, with equivalent terms in additional languages. Also known as the International Electrotechnical Vocabulary online.

- Customer Service Centre: www.iec.ch/webstore/custserv

If you wish to give us your feedback on this publication or need further assistance, please visit the Customer Service Centre FAQ or contact us:

Email: csc@iec.ch

Tel.: +41 22 919 02 11

Fax: +41 22 919 03 00

A propos de la CEI

La Commission Electrotechnique internationale (CEI) est la première organisation mondiale qui élabore et publie des normes internationales pour tout ce qui a trait à l'électricité, à l'électronique et aux technologies apparentées.

A propos des publications CEI

Le contenu technique des publications de la CEI est constamment revu. Veuillez vous assurer que vous possédez l'édition la plus récente, un corrigendum ou amendement peut avoir été publié.

- Catalogue des publications de la CEI: www.iec.ch/searchpub/cur_fut-f.htm

Le Catalogue en-ligne de la CEI vous permet d'effectuer des recherches en utilisant différents critères (numéro de référence, texte, comité d'études,...). Il donne aussi des informations sur les projets et les publications retirées ou remplacées.

- Just Published CEI: www.iec.ch/online_news/justpub

Restez informé sur les nouvelles publications de la CEI. Just Published détaille deux fois par mois les nouvelles publications parues. Disponible en-ligne et aussi par email.

- Electropedia: www.electropedia.org

Le premier dictionnaire en ligne au monde de termes électroniques et électriques. Il contient plus de 20 000 termes et définitions en anglais et en français, ainsi que les termes équivalents dans les langues additionnelles. Egalement appelé Vocabulaire Electrotechnique International en ligne.

- Service Clients: www.iec.ch/webstore/custserv/custserv_entry-f.htm

Si vous désirez nous donner des commentaires sur cette publication ou si vous avez des questions, visitez le FAQ du Service clients ou contactez-nous:

Email: csc@iec.ch

Tél.: +41 22 919 02 11

Fax: +41 22 919 03 00

INTERNATIONAL STANDARD

NORME INTERNATIONALE

Environmental and endurance testing – Test methods for surface-mount boards or area array type packages FBGA, BGA, FLGA, LGA, SON and QFN

Essais d'environnement et d'endurance – Méthodes d'essai pour les cartes à montage en surface de boîtiers de type matriciel FBGA, BGA, FLGA, LGA, SON et QFN

INTERNATIONAL
ELECTROTECHNICAL
COMMISSION

COMMISSION
ELECTROTECHNIQUE
INTERNATIONALE

PRICE CODE
CODE PRIX

U

SOMMAIRE

AVANT-PROPOS.....	6
1 Domaine d'application	10
2 Références normatives.....	10
3 Termes et définitions	12
4 Abréviations	12
5 Méthodes d'essai de la qualité des joints de soudure	12
5.1 Essai de brasabilité avec fusion pour les joints de soudure	12
5.2 Réserve pour utilisation ultérieure	18
6 Méthodes d'essais mécaniques	18
6.1 Essai de flexion sur les joints de soudure.....	18
6.2 Essai de chute pour les joints de soudure	18
7 Méthodes d'essais d'environnement	20
7.1 Essai de cycle de température des joints de soudure.....	20
7.2 Réserve pour utilisation ultérieure	26
Annexe A (informative) Méthodes d'essais informatives pour cartes d'essais – Lignes directrices.....	28
Annexe B (informative) Processus de montage normal des boîtiers de type matriciel et des boîtiers de type à bornes périphériques (QFN et SON).....	50
Bibliographie.....	56
Figure 1 – Mesure de la température des spécimens utilisant des thermocouples.....	16
Figure 2 – Cycle proposé du processus d'humidification/de fusion	16
Figure 3 – Profil de refusion.....	18
Figure 4 – Configuration d'une période cyclique.....	22
Figure A.1 – Mesure de la température du spécimen en utilisant des thermocouples	30
Figure A.2 – Mesure de la température du spécimen en utilisant des thermocouples	34
Figure A.3 – Méthode de mesure de la force d'adhérence des boules de soudure	38
Figure A.4 – Forme d'une plage de connexion normale de la carte d'essai du montage de fiabilité.....	44
Figure A.5 – Norme de conception pour la forme des plages de connexion des boîtiers de type à bornes périphériques SON et QFN	46

CONTENTS

FOREWORD.....	7
1 Scope.....	11
2 Normative references	11
3 Terms and definitions	13
4 Abbreviations	13
5 Solder joint quality test methods.....	13
5.1 Reflow solderability test for solder joint	13
5.2 Reserved for future use.....	19
6 Mechanical test methods	19
6.1 Bending test for solder joint.....	19
6.2 Drop test for solder joint.....	19
7 Environment test methods	21
7.1 Temperature cycling test for solder joint.....	21
7.2 Reserved for future use.....	27
Annex A (informative) Informative test methods for test board – Guidance.....	29
Annex B (informative) Standard mounting process for area array type packages and peripheral terminal type packages (QFN and SON).....	51
Bibliography.....	57
Figure 1 – Temperature measurement of the specimen using thermocouples.....	17
Figure 2 – Moistening/reflow process cycle proposed	17
Figure 3 – Reflow profile.....	19
Figure 4 – Configuration of one cycle period	23
Figure A.1 – Temperature measurement of the specimen using thermocouples	31
Figure A.2 – Temperature measurement of the specimen using thermocouples	35
Figure A.3 – Measuring methods for peel strength	39
Figure A.4 – Standard land shape of the mount reliability test board.....	45
Figure A.5 – Design standard for land shape of packages of peripheral terminal type SON and QFN.....	47

Tableau 1 – Conditions d’essai des cycles de températures.....	24
Tableau A.1 – Types de cartes d’essais du montage de fiabilité.....	42
Tableau A.2 – Configuration d’une carte d’essai à couches d’un montage de fiabilité normalisé.....	44
Tableau A.3 – Indications de conception pour la taille des plages de connexion des boîtiers de type matriciel à billes BGA, FBGA, LGA, et FLGA.....	46
Tableau B.1 – Norme de conception du stencil pour les boîtiers de type matriciel.....	50
Tableau B.2 – Norme de conception du stencil pour les boîtiers de type à bornes périphériques.....	50

Witholdam

iTech Standards
(<https://standards.iteh.ai>)
Document Preview

IEC 62137:2004

<https://standards.iteh.ai/catalog/standards/iec/8cd17b3a-0cd2-495c-bcc9-1ee1e7d13a8d/iec-62137-2004>

Table 1 – Temperature cycling test conditions	25
Table A.1 – Types of mount reliability test board.....	43
Table A.2 – Standard mount reliability test board layer configuration	45
Table A.3 – Design guideline for land size of packages of area array ball/land type BGA, FBGA, LGA, and FLGA.....	47
Table B.1 – Stencil design standard for area array type packages	51
Table B.2 – Stencil design standard for peripheral terminal type packages	51

Witholdawm

iTech Standards
(<https://standards.iteh.ai>)
Document Preview

IEC 62137:2004

<https://standards.iteh.ai/catalog/standards/iec/8cd17b3a-0cd2-495c-bcc9-1ee1e7d13a8d/iec-62137-2004>

COMMISSION ÉLECTROTECHNIQUE INTERNATIONALE

**ESSAIS D'ENVIRONNEMENT ET D'ENDURANCE –
MÉTHODES D'ESSAI POUR LES CARTES À MONTAGE EN SURFACE DE
BOÎTIERS DE TYPE MATRICIEL FBGA, BGA, FLGA, LGA, SON ET QFN¹**

AVANT-PROPOS

- 1) La Commission Electrotechnique Internationale (CEI) est une organisation mondiale de normalisation composée de l'ensemble des comités électrotechniques nationaux (Comités nationaux de la CEI). La CEI a pour objet de favoriser la coopération internationale pour toutes les questions de normalisation dans les domaines de l'électricité et de l'électronique. A cet effet, la CEI – entre autres activités – publie des Normes internationales, des Spécifications techniques, des Rapports techniques, des Spécifications accessibles au public (PAS) et des Guides (ci-après dénommés "Publication(s) de la CEI"). Leur élaboration est confiée à des comités d'études, aux travaux desquels tout Comité national intéressé par le sujet traité peut participer. Les organisations internationales, gouvernementales et non gouvernementales, en liaison avec la CEI, participent également aux travaux. La CEI collabore étroitement avec l'Organisation Internationale de Normalisation (ISO), selon des conditions fixées par accord entre les deux organisations.
- 2) Les décisions ou accords officiels de la CEI concernant les questions techniques représentent, dans la mesure du possible, un accord international sur les sujets étudiés, étant donné que les Comités nationaux de la CEI intéressés sont représentés dans chaque comité d'études.
- 3) Les Publications de la CEI se présentent sous la forme de recommandations internationales et sont agréées comme telles par les Comités nationaux de la CEI. Tous les efforts raisonnables sont entrepris afin que la CEI s'assure de l'exactitude du contenu technique de ses publications; la CEI ne peut pas être tenue responsable de l'éventuelle mauvaise utilisation ou interprétation qui en est faite par un quelconque utilisateur final.
- 4) Dans le but d'encourager l'uniformité internationale, les Comités nationaux de la CEI s'engagent, dans toute la mesure possible, à appliquer de façon transparente les Publications de la CEI dans leurs publications nationales et régionales. Toutes divergences entre toutes Publications de la CEI et toutes publications nationales ou régionales correspondantes doivent être indiquées en termes clairs dans ces dernières.
- 5) La CEI n'a prévu aucune procédure de marquage valant indication d'approbation et n'engage pas sa responsabilité pour les équipements déclarés conformes à une de ses Publications.
- 6) Tous les utilisateurs doivent s'assurer qu'ils sont en possession de la dernière édition de cette publication.
- 7) Aucune responsabilité ne doit être imputée à la CEI, à ses administrateurs, employés, auxiliaires ou mandataires, y compris ses experts particuliers et les membres de ses comités d'études et des Comités nationaux de la CEI, pour tout préjudice causé en cas de dommages corporels et matériels, ou de tout autre dommage de quelque nature que ce soit, directe ou indirecte, ou pour supporter les coûts (y compris les frais de justice) et les dépenses découlant de la publication ou de l'utilisation de cette Publication de la CEI ou de toute autre Publication de la CEI, ou au crédit qui lui est accordé.
- 8) L'attention est attirée sur les références normatives citées dans cette publication. L'utilisation de publications référencées est obligatoire pour une application correcte de la présente publication.
- 9) L'attention est attirée sur le fait que certains des éléments de la présente Publication de la CEI peuvent faire l'objet de droits de propriété intellectuelle ou de droits analogues. La CEI ne saurait être tenue pour responsable de ne pas avoir identifié de tels droits de propriété et de ne pas avoir signalé leur existence.

La Norme internationale CEI 62137 a été établie par le comité d'études 91 de la CEI: Techniques d'assemblage des composants électroniques.

Cette version bilingue, publiée en 2005-02, correspond à la version anglaise.

Le texte anglais de cette norme est issu des documents 91/444/FDIS et 91/451/RVD.

-
- | | | |
|---|------|---|
| 1 | FBGA | boîtier matriciel à billes et à pas fins |
| | BGA | boîtier matriciel à billes |
| | FLGA | boîtier matriciel à zone de contact plate et à pas fins |
| | LGA | boîtier matriciel à zone de contact plate |
| | SON | petit boîtier sans connexion |
| | QFN | boîtier plat quadrangulaire sans connexion |

INTERNATIONAL ELECTROTECHNICAL COMMISSION

**ENVIRONMENTAL AND ENDURANCE TESTING –
TEST METHODS FOR SURFACE-MOUNT BOARDS OF AREA ARRAY
TYPE PACKAGES FBGA, BGA, FLGA, LGA, SON AND QFN¹**

FOREWORD

- 1) The International Electrotechnical Commission (IEC) is a worldwide organization for standardization comprising all national electrotechnical committees (IEC National Committees). The object of IEC is to promote international co-operation on all questions concerning standardization in the electrical and electronic fields. To this end and in addition to other activities, IEC publishes International Standards, Technical Specifications, Technical Reports, Publicly Available Specifications (PAS) and Guides (hereafter referred to as "IEC Publication(s)"). Their preparation is entrusted to technical committees; any IEC National Committee interested in the subject dealt with may participate in this preparatory work. International, governmental and non-governmental organizations liaising with the IEC also participate in this preparation. IEC collaborates closely with the International Organization for Standardization (ISO) in accordance with conditions determined by agreement between the two organizations.
- 2) The formal decisions or agreements of IEC on technical matters express, as nearly as possible, an international consensus of opinion on the relevant subjects since each technical committee has representation from all interested IEC National Committees.
- 3) IEC Publications have the form of recommendations for international use and are accepted by IEC National Committees in that sense. While all reasonable efforts are made to ensure that the technical content of IEC Publications is accurate, IEC cannot be held responsible for the way in which they are used or for any misinterpretation by any end user.
- 4) In order to promote international uniformity, IEC National Committees undertake to apply IEC Publications transparently to the maximum extent possible in their national and regional publications. Any divergence between any IEC Publication and the corresponding national or regional publication shall be clearly indicated in the latter.
- 5) IEC provides no marking procedure to indicate its approval and cannot be rendered responsible for any equipment declared to be in conformity with an IEC Publication.
- 6) All users should ensure that they have the latest edition of this publication.
- 7) No liability shall attach to IEC or its directors, employees, servants or agents including individual experts and members of its technical committees and IEC National Committees for any personal injury, property damage or other damage of any nature whatsoever, whether direct or indirect, or for costs (including legal fees) and expenses arising out of the publication, use of, or reliance upon, this IEC Publication or any other IEC Publications.
- 8) Attention is drawn to the Normative references cited in this publication. Use of the referenced publications is indispensable for the correct application of this publication.
- 9) Attention is drawn to the possibility that some of the elements of this IEC Publication may be the subject of patent rights. IEC shall not be held responsible for identifying any or all such patent rights.

International Standard IEC 62137 has been prepared by IEC technical committee 91: Electronics assembly technology.

This bilingual version, published in 2005-02, corresponds to the English version.

The text of this standard is based on the following documents:

FDIS	Report on voting
91/444/FDIS	91/451/RVD

Full information on the voting for the approval of this standard can be found in the report on voting indicated in the above table.

¹ FBGA fine-pitch ball grid array
BGA ball grid array
FLGA fine-pitch land grid array
LGA land grid array
SON small outline non-leaded package
QFN quad flat-pack non-leaded package

Le rapport de vote 91/451/RVD donne toute information sur le vote ayant abouti à l'approbation de cette norme.

La version française de cette norme n'a pas été soumise au vote.

Cette publication tient compte du Corrigendum 1 (2005) se rapportant à la version monolingue anglaise.

Cette publication a été rédigée selon les Directives ISO/CEI, Partie 2.

Le comité a décidé que le contenu de cette publication ne sera pas modifié avant la date de maintenance indiquée sur le site web de la CEI sous «<http://webstore.iec.ch>» dans les données relatives à la publication recherchée. A cette date, la publication sera

- reconduite;
- supprimée;
- remplacée par une édition révisée, ou
- amendée.

Withdrawing

iTech Standards
(<https://standards.iteh.ai>)
Document Preview

<https://standards.iteh.ai/catalog/standards/iec/8d17b3a-0cd2-495c-bcc9-1ee1e7d13a8d/iec-62137-2004>

The French version of this standard has not been voted upon.

This publication takes into account Corrigendum 1 (2005) relating to the English version.

This publication has been drafted in accordance with the ISO/IEC Directives, Part 2.

The committee has decided that the contents of this publication will remain unchanged until the maintenance result date indicated on the IEC web site under "<http://webstore.iec.ch>" in the data related to the specific publication. At this date, the publication will be

- reconfirmed;
- withdrawn;
- replaced by a revised edition, or
- amended.

WITHDRAWN

iTech Standards
(<https://standards.itih.ai>)
Document Preview

[IEC 62137:2004](https://standards.itih.ai/standards/iec/8cd17b3a-0cd2-495c-bcc9-1ee1e7d13a8d/iec-62137-2004)

<https://standards.itih.ai/standards/iec/8cd17b3a-0cd2-495c-bcc9-1ee1e7d13a8d/iec-62137-2004>

ESSAIS D'ENVIRONNEMENT ET D'ENDURANCE – MÉTHODES D'ESSAI POUR LES CARTES À MONTAGE EN SURFACE DE BOÎTIERS DE TYPE MATRICIEL FBGA, BGA, FLGA, LGA, SON ET QFN

1 Domaine d'application

Cette norme internationale spécifie les méthodes d'essai et les principes pour évaluer la qualité et la fiabilité des cartes, des zones de report, du processus de brasage, et des joints de soudure du procédé de refusion des boîtiers de type matriciel et des boîtiers de type à bornes périphériques (QFN et SON).

La présente norme fournit des essais d'endurance aux contraintes thermiques et mécaniques subies pendant ou après le processus d'assemblage des dispositifs à semi-conducteurs discrets et des circuits intégrés (tous deux appelés ci-après «dispositifs à semi-conducteurs») utilisés principalement pour l'équipement d'utilisation industrielle et grand public.

La méthode d'essai spécifiée dans cette norme est une méthode intégrée qui inclut la méthode d'évaluation des méthodes d'assemblage, des conditions d'assemblage, des cartes à circuits imprimés, des matériaux de brasage et ainsi de suite. Elle ne spécifie pas la méthode d'évaluation des dispositifs à semi-conducteurs individuels.

Les conditions d'assemblage, les cartes imprimées, les matériaux de brasage, et ainsi de suite, affectent de manière significative le résultat des essais spécifiés dans cette norme. Par conséquent, l'essai indiqué dans cette norme ne doit pas être considéré comme celui que l'on utilise pour garantir la fiabilité de l'assemblage des dispositifs à semi-conducteurs.

La méthode d'essai n'est pas nécessaire s'il n'y a aucune contrainte (mécanique ou autre) sur tous les essais traités dans cette norme.

2 Références normatives

Les documents de référence suivants sont indispensables pour l'application du présent document. Pour les références datées, seule l'édition citée s'applique. Pour les références non datées, la dernière édition du document de référence s'applique (y compris les éventuels amendements).

CEI 60068-1:1988, *Essais d'environnement – Partie 1: Généralités et guide*

CEI 60191-6-2:2001, *Normalisation mécanique des dispositifs à semiconducteurs – Partie 6-2: Règles générales pour la préparation des dessins d'encombrement des dispositifs à semiconducteurs pour montage en surface – Guide de conception pour les boîtiers à broches en forme de billes et de colonnes, avec des pas de 1,50 mm, 1,27 mm et 1,00 mm*

CEI 60191-6-5:2001, *Normalisation mécanique des dispositifs à semiconducteurs – Partie 6-5: Règles générales pour la préparation des dessins d'encombrement des dispositifs à semi-conducteurs pour montage en surface – Guide de conception pour les boîtiers matriciels à billes et à pas fins (FBGA)*

ENVIRONMENTAL AND ENDURANCE TESTING – TEST METHODS FOR SURFACE-MOUNT BOARDS OF AREA ARRAY TYPE PACKAGES FBGA, BGA, FLGA, LGA, SON AND QFN

1 Scope

This International Standard specifies the test method and guidelines for evaluating the quality and reliability of boards, solder lands, solder process and solder joints of reflow solder mounted area array type packages and peripheral terminal type packages.

This standard tests for durability against mechanical and thermal stress received during or after the mounting process of discrete semiconductor devices and of integrated circuits (hereinafter both referred to as semiconductor devices) used mainly for industrial and consumer use equipment.

The test method specified in this standard is an integrated one by including the evaluation method of mounting methods, mounting conditions, printed circuit boards, soldering materials, and so on. It does not specify the evaluation method of the individual semiconductor devices.

Mounting conditions, printed wiring boards, soldering materials, and so on significantly affect the result of the test specified in this standard. Therefore, the test specified in this standard shall not be regarded as the one to be used to guarantee the mounting reliability of the semiconductor devices.

The test method is not necessary if there is no stress (mechanical or others) from any of the tests covered in this standard.

2 Normative references

The following referenced documents are indispensable for the application of this document. For dated references, only the edition cited applies. For undated references, the latest edition of the referenced document (including any amendments) applies.

IEC 60068-1:1988, *Environmental testing – Part 1: General and guidance*

IEC 60191-6-2:2001, *Mechanical standardization of semiconductor devices – Part 6-2: General rules for the preparation of outline drawings of surface mounted semiconductor device packages – Design guide for 1,50 mm, 1,27 mm and 1,00 mm pitch ball and column terminal packages*

IEC 60191-6-5:2001, *Mechanical standardization of semiconductor devices – Part 6-5: General rules for the preparation of outline drawings of surface mounted semiconductor device packages – Design guide for fine-pitch ball grid array (FBGA)*

JEITA² ETR-7001:1998, *Terms and definitions for surface mount technology*

3 Termes et définitions

Pour les besoins du présent document, se référer à la CEI 60191-6-2 et à la CEI 60191-6-5 pour les termes BGA, FBGA, etc. et leur définition.

4 Abréviations

- FBGA boîtier matriciel à billes et à pas fins
- BGA boîtier matriciel à billes
- FLGA boîtier matriciel à zone de contact plate et à pas fins
- LGA boîtier matriciel à zone de contact plate
- SON petit boîtier sans connexion
- QFN boîtier plat quadrangulaire sans connexion

5 Méthodes d'essai de la qualité des joints de soudure

5.1 Essai de brasabilité avec fusion pour les joints de soudure

5.1.1 But

Cette méthode d'essai spécifie l'essai de brasabilité avec fusion pour les joints de soudure, en tant que partie de la spécification dans la norme. Elle est utilisée pour évaluer la brasabilité d'un brasage par fusion des boîtiers de type matriciel et des boîtiers de type à bornes périphériques (QFN and SON).

5.1.2 Epreuve d'essai

L'épreuve d'essai doit satisfaire aux conditions suivantes:

- a) conception de la carte d'essai (voir Article A.4);
- b) processus de montage normal (voir Annexe B);
- c) résistance au brasage par fusion (voir Article A.1), essai de brasabilité pour les plages de connexions de la carte d'essai (voir Article A.2), et méthode d'essai d'adhérence pour les plages de connexion de la carte d'essai (voir Article A.3).

5.1.3 Appareillage d'essai

L'appareillage d'essai doit comporter ce qui suit:

- a) Etuve
L'étuve doit maintenir la température spécifiée en 5.1.4.2.

² Japan Electronics and Information Technology Industries Association.